Les coûts continuent d’augmenter et de nouvelles machines sont équipées d’anciens noyaux. Apple prévoit d’étendre la version non pro de l’iPhone 14 à la puce A15 de l’iPhone 13 et de continuer à utiliser la mémoire lpddr4x au lieu des dernières puces A16 et lpddr5. D’une part, la pénurie de capacité des puces augmente continuellement le coût des processus de pointe, d’autre part, elle reflète également l’impact actuel sur l’expérience des téléphones mobiles n’est plus seulement la performance des puces.
Le regroupement des puces devient une tendance et la rentabilité devient la clé. Avec l’avancement du processus de fabrication, les principaux fabricants ont abandonné la pratique consistant à désactiver certaines puces dont les performances ne sont pas conformes aux normes, et ont adopté le schéma de vente à faible coût SKU pour réduire les performances de certaines puces, qui peut être retracé à la puce Samsung exynos 7420 en divisant SKU par système de puces. Compte tenu des coûts et de l’orientation des produits, les puces Apple “pro”, les puces phares Qualcomm “+” et les puces Kirin “E” sont toutes des opérations de liaison typiques au cours des dernières années. La forte augmentation des coûts de traitement des puces est devenue une charge insupportable pour les grandes entreprises.
L’avantage marginal de l’empilage technologique diminue et l’emballage avancé stimule la croissance future. 1) avec l’avènement de l’ère N3, les coûts de Wafer dépasseront 20 000 $, et la hausse des coûts des procédés de pointe continuera de s’aggraver. L’attention est passée de la densité des transistors à la performance par watt “; 2) en mars 2022, Apple a publié une nouvelle génération de puces m1ultra utilisant la technologie de chiplet de cowos de cinquième génération de TSMC, et l’architecture unique de puces ultrafusion a considérablement amélioré les performances; au début de mars, dix géants, dont Intel, TSMC, Samsung et Sunshine, ont créé ucie pour normaliser la technologie chiplet, couvrant toutes les technologies basées sur des ponts en silicium à haute densité, y compris emib et info; pendant ce temps, Samsung Electronics set up Test and Packaging (tp) Central, Packaging Advanced Code, Chasing TSMC. En avril, Huawei a également publié un nouveau brevet d’empilage de puces, qui a ouvert une brèche dans la direction de l’emballage avancé. À l’avenir, le circuit de la technologie d’intégration hétérogène augmentera la vitesse de déplacement.
Les fabricants chinois ajoutent activement du Code, l’emballage avancé est en plein essor. À l’avenir, l’optimisation collaborative de la conception et de la technologie ou l’optimisation Collaborative du système et de la technologie seront un grand moteur de l’industrie des puces. Les principaux fabricants mondiaux de Wafers, d’emballages et de Fabless ajoutent activement des emballages avancés. Selon yole, les dépenses mondiales en capital pour les emballages avancés ont atteint un nouveau sommet de 11,9 milliards de dollars en 2021 et devraient continuer de croître en 2022. Selon l’annonce de la société, TSMC investira 4,2 milliards de dollars américains dans la recherche et le développement de technologies d’emballage avancées en 2022, en hausse de 40% d’une année sur l’autre. Jcet Group Co.Ltd(600584) Tongfu Microelectronics Co.Ltd(002156)
Attention aux robinets d’essai scellés en Chine: Tongfu Microelectronics Co.Ltd(002156) , Jcet Group Co.Ltd(600584) , Tianshui Huatian Technology Co.Ltd(002185) , China Wafer Level Csp Co.Ltd(603005) .
Conseils sur les risques: la demande des clients ne répond pas aux attentes; Les progrès de la recherche et du développement ne sont pas à la hauteur des attentes; La reprise économique mondiale n’a pas répondu aux attentes
